Formation STM32L5 | Ac6 Formation

ac6-formation, un département d'Ac6 SAS
FR
✓FrançaisEnglish
 
go-up

ac6 › ac6-formation › Processors › STM32 › STM32L5
Renseignements
STR19STM32L5
This course describes the STM32L5 architecture

Objectives

  • Understand Cortex-M33 + TrustZone-M (secure vs non-secure).
  • Partition memory/peripherals with SAU/IDAU and GTZC.
  • Bring up Secure + Non-Secure projects and veneers (CMSE).
  • Use RCC, GPIO/EXTI, timers/LPTIM, DMA/DMAMUX, ADC/COMP/OPAMP/DAC.
  • Leverage crypto HW (AES/PKA/HASH/RNG) from Secure world.
  • Apply low-power with TZ, RTC/tickless, and safe wake.
  • Set up boot/Option Bytes (TZEN/RDP/PCROP) and basic TF-M / OEMiROT flow.
  • Build a production checklist (watchdogs, reset logs, tamper).
  • Cours théorique
    • Support PDF (en anglais), imprimé en présentiel ; à distance via Teams.
    • Assistance du formateur tout au long de la formation.
  • Activités pratiques (40-50% de la durée)
    • Exemples de code, exercices et solutions.
    • À distance : un PC Linux en ligne par stagiaire, avec carte émulée ou physique selon le cours.
    • Présentiel / sur site : un PC (un par binôme au-delà de 6 stagiaires), carte cible et manuel d'installation si nécessaire.
  • Machine virtuelle préconfigurée téléchargeable pour refaire les TP après le cours.
  • Chaque session débute par un point avec les stagiaires.
  • Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.
  • Les prérequis sont évalués avant la formation.
  • Les progrès sont évalués par le formateur via les exercices pratiques, et par des quizz pour les sections sans exercices.
  • Chaque stagiaire reçoit une attestation de réussite.
  • En cas de prérequis manquant, une formation différente ou complémentaire est proposée.

Plan du cours

  • Core Architecture (STM32 implementation options)
  • Programmer's model
  • Secure vs Non-Secure states.
  • Exception targeting (S/NS).
  • CMSE instructions (veneer).
  • MPU (S/NS regions).
  • FPU (if present).
Exercise :  Exception Management
Exercise :  TrustZone Apps
Exercise :  MPU v8
  • Flash/SRAM/PPB layout.
  • IDAU regions (fixed).
  • SAU adds S/NS windows.
  • UID & Flash-size regs.
  • TZEN Option Byte role.
Exercise :  Map & IDs
  • SAU regions: S, NS, NSC.
  • Veneer table (NSC funcs).
  • Secure gateway calls.
  • Faults on illegal access.
  • Minimal service API design.
Exercise :  NSC “get_random()”
  • MPCBB for SRAM/Flash.
  • TZSC/TZIC periph gates.
  • S/NS interrupt targets.
  • DMA secure vs non-secure.
  • Error flags & reports.
Exercise :  Block NS access
  • CubeIDE dual-image setup.
  • Separate vector tables.
  • Startup order S → NS.
  • Shared headers & ABI.
  • Minimal NS app skeleton.
Exercise :  Dual-image skeleton
  • MSI/HSI16/HSE/PLL.
  • SYSCLK/AHB/APB presc.
  • CCIPR kernel clocks.
  • MCO output, CSS.
  • BOR/PVD quick notes.
Exercise :  Clock profiles + MCO
  • S vs NS GPIO control.
  • EXTI target (S/NS) lines.
  • Debounce choices.
  • SYSCFG & routing notes.
Exercise :  Secure button, NS LED
  • PWM / capture / one-pulse.
  • Encoder basics.
  • Master/slave triggers.
  • LPTIM for tickless wake.
  • Secure timer services.
Exercise :  Secure timebase
  • Channel/request map.
  • Circular vs normal.
  • HT/TC/TE handling.
  • Coherency & barriers.
  • Secure DMA policy.
Exercise :  NS UART RX ring
  • Resolution & sampling.
  • Oversampling option.
  • Timer-triggered regular.
  • DMA circular streaming.
  • Watchdog & thresholds.
Exercise :  ADC + DMA (NS)
  • UART 8/9-bit, parity.
  • RX ring + idle detect.
  • SPI CPOL/CPHA & DMA.
  • I²C timeouts, bus-clear.
  • S/NS peripheral policy.
Exercise :  Comms (NS)
  • AES engine modes.
  • HASH (SHA-1/256).
  • PKA (ECC ops).
  • RNG TRNG source.
  • Key/nonce handling.
Exercise :  Secure AES service
  • ROM boot flow (L5).
  • OEMiROT / SBSFU / TF-M.
  • Image signing basics.
  • NV counters / rollback.
  • Logs & update hooks.
Exercise :  Signed blink (demo)
  • Sleep/Stop/Standby.
  • Secure wake sources.
  • SRAM/Reg retention.
  • Re-init SAU on wake.
  • Policy: who sleeps.
Exercise :  Stop + secure wake
  • LSE vs LSI trade-offs.
  • Calendar/alarm/wakeup.
  • Backup registers.
  • Tickless via LPTIM/RTC.
Exercise :  Tickless blink (NS)
  • VBUS sense options.
  • EP/FIFO sizing.
  • CDC/DFU quick path.
  • Clock constraints.
  • Suspend/resume.
  • QSPI mapped reads.
  • SDMMC + FatFS.
  • Cache/ALIGN notes.
  • Secure vs NS access.
  • Basic file I/O test.
Exercise :  SD + FatFS (NS)
  • TZEN/RDP/PCROP/WRP.
  • BOR/PVD levels.
  • Tamper (TAMP) basics.
  • Watchdogs IWDG/WWDG.
  • Reset cause logging.
Exercise :  OB snapshot & IWDG
  • Partition doc (SAU/GTZC).
  • Keys & secure services.
  • Boot/update steps.
  • Low-power numbers.
  • UID/serial/CRC tags.
Exercise :  Self-audit sheet
Durée
3 jours
Renseignements

Ce cours peut être organisé sur demande. Cliquez sur le bouton 'Renseignements' pour nous contacter.

Plus d'information

Pour vous enregistrer ou pour toute information supplémentaire, contactez nous par email à l'adresse info@ac6-formation.com.

Les inscriptions aux sessions de formation sont acceptées jusqu'à une semaine avant le début de la formation. Pour une inscription plus tardive nous consulter

Vous pouvez aussi remplir et nous envoyer le bulletin d'inscription

Ce cours peut être dispensé dans notre centre de formation près de Paris ou dans vos locaux, en France ou dans le monde entier.

Les sessions inter-entreprises programmées sont ouvertes dès deux inscrits. Sous condition d'un dossier complet, les inscriptions sont acceptées jusqu'à une semaine avant le début de la formation.

Dernière mise à jour du plan de cours : 20 mai 2026

L'inscription à nos formations est soumise à nos Conditions Générales de Vente

Cours associés