STR13
STM32U5
Ce cours décrit l'architecture du STM32U5
Objectifs
|
- Maîtrise des concepts du langage C et de la programmation orientée embarqué
- Une expérience préalable des microcontrôleurs (un STM32 quelconque est un plus).
- Cours associés :
- Cours théorique
- Support PDF (en anglais), imprimé en présentiel ; à distance via Teams.
- Assistance du formateur tout au long de la formation.
- Chaque session débute par un point avec les stagiaires.
- Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.
- Les prérequis sont vérifiés avant l'entrée en formation, sur la base des prérequis publiés sur cette fiche.
- Pendant la formation, les acquis sont évalués en continu : quiz de fin de séquence et observation directe du formateur.
- À l'issue de la formation, chaque participant reçoit une attestation de fin de formation.
Plan du cours
- Modèle de programmation, piles, niveaux de privilège.
- Exceptions et NVIC, SysTick, traitement des fautes (conseils pratiques).
- Présentation de la protection mémoire (MPU), principe de TrustZone-M (introduction).
- Schéma-bloc, bus, resets.
- Cartographie mémoire (Flash, SRAM), caches et buffers (selon le composant), Option Bytes.
- RCC : sources d'horloge, PLL, prédiviseurs ; schémas sûrs de changement d'horloge.
- Broches d'alimentation
- Brochage
- Multiplexage des broches, fonctions alternatives
- Module GPIO
- Configurer un GPIO
- Fonction analogique
- Résistances de tirage intégrées
- Multiplexeur et affectation des broches d'entrée-sortie
- Sécurité TrustZone
- Rôles du DMA par rapport au CPU, lignes de requête, bursts, modes circulaire et normal
- Spécificités du LPDMA pour les transferts en très basse consommation.
- Affectation des requêtes par le DMAMUX et traitement des dépassements.
- Prédiviseurs, registres ARR et CCR ; modes PWM et bases des temps morts.
- Input capture pour la fréquence et la période ; filtrage et suppression des parasites.
- Mode one-pulse et chaînage maître-esclave des timers.
- LPTIM et GPTIM, sources LSE et LSI et leur précision.
- Calendrier et alarmes du RTC, sous-seconde, précautions sur le domaine de backup.
- Sources de réveil et interaction avec les modes Stop et Standby.
- Horodatage et prise en compte de la dérive.
- USART
- Modes et format de trame
- DMA et contrôle de flux
- Erreurs et diagnostic
- I²C
- Transferts maître
- Gestion du bus et déblocage
- Robustesse
- SPI
- Modes et chronogrammes
- DMA et sélection de composant
- Intégrité et performance
- Déclenchements et temps d'échantillonnage ; suréchantillonnage
- DMA vers un buffer circulaire ; statistiques glissantes
- Canaux internes (Vref, température)
- Sources de bruit et conseils de routage
- Détection et initialisation de la carte ; montage et formatage
- Écriture en ajout dans un fichier ; bufferisation
- Prise en compte de la latence et de l'usure
- Fermeture sûre en cas de coupure d'alimentation
- Présentation des modes basse consommation
- Sources de réveil ; rétention et périphériques autonomes
- Scaling VOS ; notes sur le SMPS et le LDO
- Supervision par BOR, PVD et PVM
- Sources de boot et relocalisation de la table de vecteurs
- Option Bytes clés, dont les adresses de boot NS et S
- Présentation du RDP et de ses conséquences
- Lire et vérifier les Option Bytes en toute sécurité
- Concepts de SAU et d'IDAU ; partitionnement NS et S
- GTZC : rôles du TZSC, du TZIC et du MPCBB
- Bases de l'isolation des périphériques et de la mémoire
- Activer et désactiver TZ
- Types de régions et gardes no-exec
- Accès privilégié et non privilégié
- Registres d'état des fautes et capture du contexte
- Schémas de repli sûr
- Moteur SAES (présentation des fonctions)
- OTFDEC pour le contenu externe et l'XIP
- Identifiant unique et bases de la gestion des clés
- Watermarks et HDP (vue d'ensemble)
- Débogage et niveaux de RDP
- États du cycle de vie du produit (bref aperçu)
- Principes du provisioning (clés, valeurs de remplacement)
- Procédures de rollback et de déverrouillage
- Séparation entre bootloader et application ; vérification par CRC ou hachage
- Drapeaux « mise à jour en attente » et rollback
- Chemins de déclenchement (commande, drapeau, communications)
- Séquence de saut et remappage de la table de vecteurs
- IWDG et WWDG ; fenêtres de rafraîchissement
- Niveaux de BOR ; conséquences au démarrage
- Drapeaux de reset : POR, WDG, SW, Standby
- Journal de reset minimal au démarrage
- Mise en place rapide d'ITM/SWO
- Marqueurs d'événements autour des ISR et des DMA
- printf horodaté (léger)
- Bufferisation ou écriture bloquante
Plus d'information
Pour vous enregistrer ou pour toute information supplémentaire, contactez nous par email à l'adresse info@ac6-formation.com.
Les inscriptions aux sessions de formation sont acceptées jusqu'à une semaine avant le début de la formation. Pour une inscription plus tardive nous consulter
Vous pouvez aussi remplir et nous envoyer le bulletin d'inscription
Ce cours peut être dispensé dans notre centre de formation près de Paris ou dans vos locaux, en France ou dans le monde entier.
Les sessions inter-entreprises programmées sont ouvertes dès deux inscrits. Sous condition d'un dossier complet, les inscriptions sont acceptées jusqu'à une semaine avant le début de la formation.
Dernière mise à jour du plan de cours : 2 juillet 2026
L'inscription à nos formations est soumise à nos Conditions Générales de Vente
Sur le même sujet :
Yocto ou Buildroot : comment choisir pour votre projet Linux embarqué
Cours associés
STG
STM32 + FreeRTOS + LwIP
STR10
STM32F7
STR11
STM32H7
STR12
STM32H5
STR14
STM32G0
STR15
STM32G4
STR16
STM32L0
STR17
STM32L1
STR18
Mise en œuvre des STM32 L4/L4+
STR19
STM32L5
STR20
STM32WB (BLE/Thread/Zigbee)
STR21
STM32WL (Sub-GHz/LoRa)
STR22
STM32WBA (BLE 5.4)
STR23
Mise en œuvre du STM32MP2
STR7
Mise en œuvre des STM32 série F4
STR8
Mise en œuvre du STM32MP15
STR9
Les périphériques des STM32