Formation STM32U5 | Ac6 Formation

ac6-formation, un département d'Ac6 SAS
FR
✓FrançaisEnglish
 
go-up

ac6 › ac6-formation › Processors › STM32 › STM32U5
Renseignements
STR13STM32U5
This course descirbe the STM32U5 architecture

Objectives

  • Understand STM32U5 architecture (Cortex-M33, clocks, resets, memory, peripherals).
  • Configure low-power features and measure real consumption.
  • Implement drivers (GPIO, timers, UART/I²C/SPI, ADC, DMA) with interrupts.
  • Set up secure boot basics and TrustZone-M partitioning (overview + hands-on).
  • Build and debug a small, robust application integrating peripherals, low power, and (optionally) RTOS.
  • Cours théorique
    • Support PDF (en anglais), imprimé en présentiel ; à distance via Teams.
    • Assistance du formateur tout au long de la formation.
  • Activités pratiques (40-50% de la durée)
    • Exemples de code, exercices et solutions.
    • À distance : un PC Linux en ligne par stagiaire, avec carte émulée ou physique selon le cours.
    • Présentiel / sur site : un PC (un par binôme au-delà de 6 stagiaires), carte cible et manuel d'installation si nécessaire.
  • Machine virtuelle préconfigurée téléchargeable pour refaire les TP après le cours.
  • Chaque session débute par un point avec les stagiaires.
  • Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.
  • Les prérequis sont évalués avant la formation.
  • Les progrès sont évalués par le formateur via les exercices pratiques, et par des quizz pour les sections sans exercices.
  • Chaque stagiaire reçoit une attestation de réussite.
  • En cas de prérequis manquant, une formation différente ou complémentaire est proposée.

Plan du cours

  • Programmer’s model, stacks, privilege levels.
  • Exceptions & NVIC, SysTick, fault handling (practical tips).
  • Memory protection overview (MPU), TrustZone-M concept (intro).
  • Block diagram, buses, resets.
  • Memory map (Flash, SRAM), caches/buffers (device-specific), option bytes.
  • RCC: clock sources, PLL, prescalers; safe re-clocking patterns.
  • Power pins
  • Pinout
    • Pin Muxing, alternate functions
  • GPIO Module
    • Configuring a GPIO
    • Analog function
    • Integrated pull-up / pull-down
    • I/O pin multiplexer and mapping
    • TrustZone security
Exercise :  Configure EXTI for a button (rising/falling), ISR and debouncing.
  • Roles of DMA vs CPU, request lines, bursts, circular/normal modes
  • LPDMA specifics for ultra-low-power transfers.
  • DMAMUX request mapping and overrun handling.
Exercise :  DMA-GPIO heartbeat
Exercise :  LPDMA ADC stream
Exercise :  DMAMUX remap test
  • Prescalers, ARR, CCR; PWM modes and dead-time basics.
  • Input capture for frequency/period; filtering/glitch removal.
  • One-pulse mode and master/slave timer chaining.
Exercise :  Generate PWM on a timer channel; sweep duty cycle with a button.
Exercise :  Frequency meter using input capture; print measured Hz.
  • LPTIM vs GPTIM, LSE/LSI sources and accuracy.
  • RTC calendar/alarms, sub-second, backup domain care.
  • Wakeup sources and Stop/Standby interplay.
  • Timestamping and drift considerations.
Exercise :  LPTIM periodic wake from Stop
Exercise :  RTC alarm wake + backup register persistence check
  • USART
    • Modes & framing
    • DMA & flow control
    • Errors & diagnostics
  • I²C
    • Master transfers
    • Bus management & recovery
    • Robustness
  • SPI
    • Modes & timing
    • DMA & chip-select
    • Integrity & performance
Exercise :  UART DMA
Exercise :  Periodic sensor
Exercise :  SPI demo
  • Triggers & sampling times; oversampling
  • DMA to ring buffer; window statistics
  • Internal channels (Vref, temperature)
  • Noise sources & layout tips
Exercise :  Timer-triggered ADC + DMA
  • Card detect & init; mount/format
  • File append patterns; buffering
  • Latency & wear considerations
  • Safe close on power loss
Exercise :  Log “timestamp, ADC” to CSV
  • Low-power modes overview
  • Wake sources; retention/autonomous peripherals
  • VOS scaling; SMPS/LDO notes
  • BOR/PVD/PVM supervision
Exercise :  Sleep vs Stop current table
Exercise :  Practical low-power measurements
  • Boot sources & vector relocation
  • Key OBs incl. NS/S boot address
  • RDP overview & implications
  • Read/verify OBs safely
  • SAU/IDAU concepts; NS/S partitioning
  • GTZC: TZSC/TZIC/MPCBB roles
  • Peripheral/memory isolation basics
  • Enabling/disabling TZ
Exercise :  S + NS projects
Exercise :  secure veneer call
Exercise :  demo NS access fault → wrapper
  • Region types & no-exec guards
  • Privileged vs unprivileged access
  • Fault status registers & context capture
  • Fail-safe patterns
Exercise :  MPU fault and logs
  • SAES engine (features overview)
  • OTFDEC for external/XIP content
  • Unique ID & key management basics
  • Watermarks/HDP (high-level)
Exercise :  Secure RNG service from S to NS
  • Debug vs RDP levels
  • Product life-cycle states (brief)
  • Provisioning principles (keys/placeholders)
  • Rollback/unlock procedures
Exercise :  Provisioning dry-run and restore board to training state
  • Bootloader/app split; CRC/hash check
  • “Update pending” flags & rollback
  • Trigger paths (command/flag/comms)
  • Jump sequence & vector table remap
  • IWDG vs WWDG; service windows
  • BOR levels; startup implications
  • Reset flags: POR/WDG/SW/Standby
  • Minimal reset log at boot
Exercise :  Inject hang → IWDG reset; print last reset cause on boot
  • ITM/SWO quick setup
  • Event markers around ISRs/DMA
  • Timestamped printf (lightweight)
  • Buffering vs blocking
Exercise :  ITM printf: visualize DMA callback markers
Durée
3 jours
Renseignements

Ce cours peut être organisé sur demande. Cliquez sur le bouton 'Renseignements' pour nous contacter.

Plus d'information

Pour vous enregistrer ou pour toute information supplémentaire, contactez nous par email à l'adresse info@ac6-formation.com.

Les inscriptions aux sessions de formation sont acceptées jusqu'à une semaine avant le début de la formation. Pour une inscription plus tardive nous consulter

Vous pouvez aussi remplir et nous envoyer le bulletin d'inscription

Ce cours peut être dispensé dans notre centre de formation près de Paris ou dans vos locaux, en France ou dans le monde entier.

Les sessions inter-entreprises programmées sont ouvertes dès deux inscrits. Sous condition d'un dossier complet, les inscriptions sont acceptées jusqu'à une semaine avant le début de la formation.

Dernière mise à jour du plan de cours : 20 mai 2026

L'inscription à nos formations est soumise à nos Conditions Générales de Vente

Cours associés