ac6-formation, un département d'Ac6 SAS
FR
✓FrançaisEnglish
 
go-up

ac6 › ac6-formation › Processors › STM32 › STM32L0
Renseignements
STR16

STM32L0

Ce cours décrit l'architecture du STM32L0 et des exemples pratiques

Objectifs

  • Comprendre le cœur Cortex-M0+ et le SoC STM32L0.
  • Configurer correctement le RCC (MSI/HSI16/HSE/LSI/LSE), la PLL et les prédiviseurs.
  • Utiliser les GPIO/EXTI, les timers et le LPTIM, le DMA, l'ADC et le COMP, et les bus série.
  • Mettre en œuvre les modes très basse consommation et mesurer la consommation.
  • Gérer la Flash, la vraie Data EEPROM (sur L0), les Option Bytes et les watchdogs.
  • (Si présents) mettre en route le périphérique USB FS et la touche capacitive TSC.
  • Cours théorique
    • Support PDF (en anglais), imprimé en présentiel ; à distance via Teams.
    • Assistance du formateur tout au long de la formation.
  • Chaque session débute par un point avec les stagiaires.
  • Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.
  • Les prérequis sont vérifiés avant l'entrée en formation, sur la base des prérequis publiés sur cette fiche.
  • Pendant la formation, les acquis sont évalués en continu : quiz de fin de séquence et observation directe du formateur.
  • À l'issue de la formation, chaque participant reçoit une attestation de fin de formation.

Plan du cours

  • Présentation du cœur
  • Modèle de programmation
  • Exceptions, priorités du NVIC.
  • Bases de SysTick, SVC et PendSV.
  • Fautes en v6-M vers le HardFault.
  • Entrée en sommeil par WFI et WFE.
  • SWD ; SWO/ITM en option.
  • Lignes (L0x1/L0x2/L0x3).
  • Cartographie Flash / SRAM / PPB.
  • Zones d'adresses des périphériques.
  • Registres UID et taille de Flash.
  • Présentation des Option Bytes.
  • Plages du MSI (pas basse fréquence).
  • Bases du HSI16 et du HSE.
  • PLL (selon le composant).
  • Multiplexeur SYSCLK ; diviseurs AHB et APB.
  • CCIPR.
  • Sortie MCO ; CSS/HSECSS.
  • Modes Sleep et Low-power run.
  • Low-power sleep et Stop.
  • Standby et domaine VBAT.
  • Voltage scaling (Range x).
  • Niveaux de PVD et de BOR (Option Bytes).
  • Notes sur le réveil rapide.
  • Sorties PP et OD, résistances de tirage, vitesses.
  • Règles d'affectation des fonctions alternatives.
  • Lignes EXTI et priorités.
  • Stratégies d'anti-rebond.
  • État sûr des E/S au reset.
  • PWM aligné sur front ou centré.
  • Bases de l'input capture.
  • Mode one-pulse.
  • Interface codeur incrémental.
  • Réveil périodique par LPTIM.
  • Cartographie des canaux et des requêtes.
  • Mode normal et mode circulaire.
  • Drapeaux d'interruption HT/TC/TE.
  • Débit et latence.
  • Bases de l'ADC 12 bits.
  • Temps d'échantillonnage, rangs de conversion.
  • ADC déclenché par timer.
  • DMA en mode continu ou circulaire.
  • Analog watchdog.
  • COMP vers EXTI ou timers.
  • Compromis entre LSE et LSI.
  • Calendrier, alarme, réveil.
  • Registres de backup (VBAT).
  • Mode tickless via RTC ou LPTIM.
  • 8 ou 9 bits, parité, bits de stop.
  • Suréchantillonnage 16 ou 8.
  • Modes bloquant, interruption et DMA.
  • Réveil du LPUART depuis le mode Stop.
  • Reprise sur erreur (ORE/FE).
  • Modes CPOL et CPHA.
  • Tailles de données ; règles du signal NSS.
  • DMA en full-duplex.
  • Options en simplex.
  • Vérification des chronogrammes (analyseur logique).
  • Vitesses Sm, Fm et Fm+.
  • Adressage 7 et 10 bits.
  • Filtres analogique et numérique.
  • Timeouts ; déblocage du bus.
  • Clock stretching.
  • Options de détection du VBUS.
  • Bases du dimensionnement des endpoints et des FIFO.
  • Mises en œuvre rapides CDC et DFU.
  • Contraintes d'horloge.
  • Séquence de suspend et resume.
  • Groupes de canaux et E/S.
  • Timing d'acquisition.
  • Réglage des seuils.
  • Conseils de filtrage du bruit.
  • Curseur ou touche simple.
  • Effacement et programmation de la Flash.
  • Utilisation de la vraie Data EEPROM.
  • Wear-leveling simple.
  • Option Bytes : RDP/PCROP/BOR.
  • Lecture des registres de cause de reset.
  • Interfaces du bootloader en ROM.
  • Options DFU, UART et I²C.
  • Broches de boot et Option Bytes associés.
  • Bases de l'IWDG et du WWDG.
  • Journalisation de la cause de reset.
  • Horloges validées (MCO).
  • E/S dans un état sûr au boot et en sommeil.
  • Relevés de consommation notés.
  • Politique de gestion des erreurs de communication définie.
  • Schéma UID, numéro de série et CRC.
Durée
3 jours
Renseignements

Ce cours peut être organisé sur demande. Cliquez sur le bouton 'Renseignements' pour nous contacter.

Tarifs

Formations proposées sur devis, sans tarif catalogue. Le tarif dépend de la durée, du nombre de participants, de la modalité et des moyens techniques mis à disposition.

Pour plus d'informations sur notre tarification, en savoir plus.

Plus d'information

Pour vous enregistrer ou pour toute information supplémentaire, contactez nous par email à l'adresse info@ac6-formation.com.

Les inscriptions aux sessions de formation sont acceptées jusqu'à une semaine avant le début de la formation. Pour une inscription plus tardive nous consulter

Vous pouvez aussi remplir et nous envoyer le bulletin d'inscription

Ce cours peut être dispensé dans notre centre de formation près de Paris ou dans vos locaux, en France ou dans le monde entier.

Les sessions inter-entreprises programmées sont ouvertes dès deux inscrits. Sous condition d'un dossier complet, les inscriptions sont acceptées jusqu'à une semaine avant le début de la formation.

Dernière mise à jour du plan de cours : 2 juillet 2026

L'inscription à nos formations est soumise à nos Conditions Générales de Vente

Sur le même sujet :

Yocto ou Buildroot : comment choisir pour votre projet Linux embarqué

Cours associés