Processors

Les cœurs ARM équipent la majorité des conceptions embarquées qui sortent aujourd'hui, du Cortex-M0+ alimenté par une pile bouton au Cortex-A72 qui démarre Linux. La performance est la différence visible. Le modèle d'exception, le système mémoire et l'architecture de sécurité diffèrent assez pour qu'un code écrit pour un profil passe rarement tel quel sur un autre.

L'architecture elle-même continue d'évoluer. ARMv8-A a apporté l'exécution 64 bits et les niveaux d'exception, ARMv8-M a fait descendre TrustZone jusqu'au microcontrôleur, et chaque génération enrichit l'infrastructure de debug et de trace. Savoir ce que le cœur garantit, et ce qu'il laisse au logiciel, sépare le firmware qui marche de celui qui marche à chaque fois.

Nos formations couvrent en profondeur les familles Cortex-A, Cortex-R et Cortex-M : jeux d'instructions, MMU et MPU, caches et cohérence, traitement des exceptions, NEON et FPU, le GIC, le debug CoreSight, et les bus AMBA qui relient un SoC. Chacune s'appuie sur des travaux pratiques sur silicium réel.

STM32 couvre une gamme inhabituellement large pour une seule famille de microcontrôleurs, des L0 et U5 ultra basse consommation jusqu'aux H7 et aux MP1 et MP2 capables de faire tourner Linux. Les périphériques restent reconnaissables d'une famille à l'autre, ce qui rend réaliste le portage d'une conception d'une série vers une autre.

Cette cohérence vient autant de l'outillage que du silicium. STM32CubeMX génère l'arbre d'horloges et la configuration des broches, HAL et LL offrent deux niveaux d'abstraction de driver, et les couches middleware apportent FreeRTOS, LwIP, USB et systèmes de fichiers sans les réécrire. Le travail se déplace alors vers ce qui compte vraiment : conception des horloges, DMA, stratégie basse consommation et configuration du démarrage.

Nos formations couvrent les familles en usage aujourd'hui, série par série, ainsi que les périphériques qu'elles partagent, la sécurité TrustZone-M sur les L5, H5 et U5, les composants sans fil, et le cas complet d'un STM32 faisant tourner FreeRTOS et une pile TCP/IP en même temps.

NXP couvre tout le spectre de l'embarqué, des microcontrôleurs LPC et Kinetis jusqu'aux processeurs applicatifs i.MX et aux plateformes de communication QorIQ. Ils ne partagent guère plus que le nom du fondeur : un Kinetis démarre en microsecondes, un T4240 embarque douze cœurs et un moteur de traitement de paquets.

La difficulté se concentre sur les composants les plus gros. Les QorIQ associent des cœurs Power Architecture ou ARM à la Data Path Acceleration Architecture, où les trames sont traitées par des gestionnaires dédiés plutôt que par le logiciel. En tirer du débit suppose de comprendre les Frame, Queue et Buffer Managers, le tissu CoreNet et la PAMU, pas seulement le cœur.

Nos formations couvrent les microcontrôleurs Kinetis et LPC, les processeurs applicatifs i.MX6 et i.MX8m, et la ligne QorIQ en détail, y compris les cœurs e5500 et e6500, la DPAA, le secure boot et les périphériques intégrés. Mise en œuvre matérielle et développement logiciel sont tous deux traités.

Texas Instruments construit des processeurs embarqués allant du microcontrôleur Cortex-M unique aux composants multicœurs KeyStone associant des cœurs ARM à des DSP C66x. Chaque famille arrive avec son architecture mémoire, son interconnexion et sa séquence de démarrage.

Nos formations couvrent la plateforme Cortex-M4 avec TI-RTOS et l'architecture KeyStone II : sous-systèmes cœur et DSP, Multicore Navigator, hiérarchie mémoire, périphériques et modes de démarrage. Mise en œuvre matérielle et développement logiciel sont tous deux traités, avec des travaux pratiques sur cartes réelles.

Sur KeyStone, la difficulté vient de l'interconnexion, pas des cœurs : files du Multicore Navigator, DMA par paquets, et hiérarchie mémoire entre L1, L2 et le MSMC partagé. Côté Cortex-M, c'est TI-RTOS, son ordonnanceur et son modèle de driver. Les deux sont couverts.

Les SoC sans fil Silicon Labs Series 2 associent un Cortex-M33 avec TrustZone, une radio et un sous-système de sécurité dédié. La famille EFR32MG2x vise les produits connectés qui doivent prouver l'authenticité de leur firmware et la maintenir au fil des mises à jour sur le terrain.

Notre formation couvre cette chaîne de sécurité de bout en bout : partitionnement TrustZone, Security Attribution Unit, secure boot avec la racine de confiance RTSL, stockage de clés Secure Vault, configuration du Gecko Bootloader, verrouillage du debug et mise à jour OTA avec anti-rollback.

Le détail compte ici parce que la chaîne cède à son maillon le plus faible : programmation des fusibles et de l'OTP qui ne peut être annulée, provisionnement des clés en production, compteurs anti-rollback qui bloquent une attaque par downgrade, et verrouillage du debug qui doit laisser un moyen de diagnostiquer les retours. La formation traite chaque étape dans l'ordre.