Formation P101X QorIQ implementation | Ac6 Formation

ac6-formation, un département d'Ac6 SAS
FR
✓FrançaisEnglish
 
go-up

ac6 › ac6-formation › Processors › NXP › P101X QorIQ implementation
Renseignements
FCQ1P101X QorIQ implementation
This course covers NXP QorIQs P1010 & P1014

Objectives

  • The course clarifies the architecture of the P1010 and P1014, particularly the operation of the coherency module that interconnects the e500 to memory and high-speed interfaces.
  • Cache coherency protocol is introduced in increasing depth.
  • The e500 core is viewed in detail, especially the SPE unit that enable vector processing.
  • The boot sequence and the clocking are explained.
  • The course focuses on the hardware implementation of the P101X.
  • A long introduction to DDR SDRAM operation is done before studying the DDR3/3L SDRAM controller.
  • An in-depth description of the PCI-Express port is done.
  • The course explains how to implement QoS on GigaEthernet controllers.

  • ACSYS has developed an optimized SPE based FFT coded in assembler language.
  • Performance for 1024 complex floating point single precision samples is:
    • - 91_386 core clock cycles without reverse ordering, 94_124 with reverse ordering
  • Performance for 4096 complex floating point single precision samples is:
    • - 470_778 core clock cycles without reverse ordering, 511_227 with reverse ordering
  • For any information contact formation@ac6-formation.com
A more detailed course description is available on request at formation@ac6-formation.com
  • Cours théorique
    • Support PDF (en anglais), imprimé en présentiel ; à distance via Teams.
    • Assistance du formateur tout au long de la formation.
  • Chaque session débute par un point avec les stagiaires.
  • Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.
  • Les prérequis sont évalués avant la formation.
  • Les progrès sont évalués par des quizz en fin de sections.
  • Chaque stagiaire reçoit une attestation de réussite.
  • En cas de prérequis manquant, une formation différente ou complémentaire est proposée.

Plan du cours

  • Address map, ATMU, OCEAN configuration
  • Local vs external address spaces, inbound and outbound address decoding
  • Access control unit
  • Dual-issue superscalar control, out-of-order execution
  • Execution units
  • Dynamic branch prediction
  • Execution timing
  • Load store unit, data buffering between LSU and CCB
  • Store miss merging and store gathering
  • Memory access ordering
  • Lock acquisition and import barriers
  • Thread vs process
  • The first level MMU and the second level MMU, consistency between L1 and L2 TLBs
  • TLB software reload, page attributes WIMGE
  • Process protection, variable number of PID registers and sharing
  • 36-bit real addressing
  • The L1 caches
  • Level 2 cache, partition into L2 cache plus SRAM
  • Snooping mechanism
  • Stashing mechanism
  • L2 cache locking
  • ECC protection
  • Differences between the new Book E architecture and the classic PowerPC architecture
  • Floating Point units, Double-Precision FP
  • Signal Processing APU (SPU): implementation of the SIMD capability without using a separate unit
  • PowerPC EABI: sections, C-to-assembly interface
  • Critical versus non critical
  • Handler table
  • Syndrome registers
  • Core timers
  • Performance monitoring
  • JTAG emulation
  • Watchpoint logic
  • Voltage configuration selection
  • Power-on reset sequence, using the I2C interface to access serial ROM
  • Power-on reset configuration
  • Power management
  • Secure boot and trust architecture
  • I/O arbiter
  • CCB arbiter
  • Global data multiplexor
  • On-Die termination
  • Calibration mechanism
  • Mode registers initialization, bank selection and precharge
  • Command truth table
  • Bank activation, read, write and precharge timing diagrams, page mode
  • Introduction to the DDR-SDRAM controller
  • Initial configuration following Power-on-Reset
  • Timing parameters programming
  • Functional muxing of pins between NAND, NOR, and GPCM
  • Data Buffer Control
  • Normal GPCM FSM
  • NOR flash FSM
  • Generic ASIC FSM
  • NAND flash FSM
  • 1-lane PCI Express interface
  • Modes of operation, Root Complex / Endpoint
  • Transaction ordering rules
  • Programming inbound and outbound ATMUs
  • Configuration, initialization
  • Electrical specification
  • Native command queuing, command descriptor
  • Interrupt coalescing
  • Port multiplier operation
  • Initialization steps
  • Interrupt sources
  • Integrated timers
  • Per-CPU register usage
  • Nesting implementation
  • Priority between the 4 channels
  • Support for cascading descriptor chains
  • Scatter / gathering
  • Selectable hardware enforced coherency
  • Event counting
  • Threshold events
  • Chaining, triggering
  • Watchpoint facility
  • Trace buffer
  • Address recognition, pattern matching
  • Buffer descriptors management
  • Physical interfaces: RGMII, SGMII
  • Buffer descriptor management
  • Layer 2 acceleration
  • 256-entry hash table
  • Direct queuing of four flows
  • Management of VLAN
  • Quality of service
  • Filer programming
  • IEEE1588 compliant time-stamping
  • Hardware interface
  • Program options for frame sync and clock generation
  • Network mode of operation with up to 128 time-slots
  • DMA configuration
  • TDM power-down feature
  • Configuring the TDM for I2S Operation
  • Storing and executing commands targeting the external card
  • Multi-block transfers
  • Moving data by using the dedicated DMA controller
  • Dividing large data transfers
  • Card insertion and removal detection
  • Dual-role (DR) operation
  • EHCI implementation
  • ULPI interfaces to the transceiver
  • Dedicated DMA channels
  • Endpoints configuration
  • Introduction to DES and 3DES algorithms
  • Data packet descriptors
  • Crypto channels
  • Link tables
  • XOR acceleration
  • Message buffers, mask registers
  • Time Stamp based on 16-bit free-running timer
  • Short latency time due to an arbitration scheme for high-priority messages
  • Description of the NS16552 compliant DUART
  • I2C controllers
  • Enhanced SPI
Durée
5 jours
Renseignements

Ce cours peut être organisé sur demande. Cliquez sur le bouton 'Renseignements' pour nous contacter.

Plus d'information

Pour vous enregistrer ou pour toute information supplémentaire, contactez nous par email à l'adresse info@ac6-formation.com.

Les inscriptions aux sessions de formation sont acceptées jusqu'à une semaine avant le début de la formation. Pour une inscription plus tardive nous consulter

Vous pouvez aussi remplir et nous envoyer le bulletin d'inscription

Ce cours peut être dispensé dans notre centre de formation près de Paris ou dans vos locaux, en France ou dans le monde entier.

Les sessions inter-entreprises programmées sont ouvertes dès deux inscrits. Sous condition d'un dossier complet, les inscriptions sont acceptées jusqu'à une semaine avant le début de la formation.

Dernière mise à jour du plan de cours : 20 mai 2026

L'inscription à nos formations est soumise à nos Conditions Générales de Vente

Cours associés