Objectives
|
|||
- Basic knowledge of processor.
- Cours théorique
- Support PDF (en anglais), imprimé en présentiel ; à distance via Teams.
- Assistance du formateur tout au long de la formation.
- Chaque session débute par un point avec les stagiaires.
- Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.
- Les prérequis sont évalués avant la formation.
- Les progrès sont évalués par des quizz en fin de sections.
- Chaque stagiaire reçoit une attestation de réussite.
- En cas de prérequis manquant, une formation différente ou complémentaire est proposée.
Plan du cours
- History
- Compliance with the OSI model
- PHY and Link layers features
- 2.0A and 2.0B frame description
- Compatibility between both formats
- Relationship between label and priority
- Point to multipoint communication model
- Dominant and recessive states
- Frame priority selection through the label value
- Bit time phases
- Hardware and software resynchronization
- RJW determination
- The error counter registers
- Error detection areas inside a transmit frame and a receive frame
- Fault confinement : counter increment / decrement rules
- The 3 states of a CAN node
- The parameters that determine network performance
- Distance between both farthest stations
- Connection establishment time
- Set up of many communications between all CAN stations
- Labs to show the error counter management
- Labs to show the impact of the RJW parameter
- STM32 CAN controller description
- Label filters configuration through the mask registers
- Bit time phases initialization
- Automatique reply
- Transmitting messages in specific time slots
- System matrix, time windows
- Frame synchronisation entity, global system time
- Merged arbitrating windows
- Reference message
- Generation of Local time
- Initialisation and fault tolerance of time masters
- Failure handling
- Interrupt status vector
- Message status count
- Two bit-rate scheme
- New MAC and LLC layers
- New frame format
- Extended Data Length, up to 64 Bytes
- Bit Rate Switch
- Error State Indicator
- Clocking
- Power-down support
- Message RAM organization
- RxBuffer and TxBuffer elements
- Parameterizing the frame filters
- Interrupt management
- Loopback test mode
- Bus monitoring mode
- Programming, describing control and status registers
- Monitoring the CAN communication state
- Activating FD operation
- TT synchronization state
- Cycle time, Global time and Local time
- Message scheduling
Plus d'information
Pour vous enregistrer ou pour toute information supplémentaire, contactez nous par email à l'adresse info@ac6-formation.com.
Les inscriptions aux sessions de formation sont acceptées jusqu'à une semaine avant le début de la formation. Pour une inscription plus tardive nous consulter
Vous pouvez aussi remplir et nous envoyer le bulletin d'inscription
Ce cours peut être dispensé dans notre centre de formation près de Paris ou dans vos locaux, en France ou dans le monde entier.
Les sessions inter-entreprises programmées sont ouvertes dès deux inscrits. Sous condition d'un dossier complet, les inscriptions sont acceptées jusqu'à une semaine avant le début de la formation.
Dernière mise à jour du plan de cours : 20 mai 2026
L'inscription à nos formations est soumise à nos Conditions Générales de Vente