IC1
PCI 3.0
Ce cours couvre le bus PCI version 3.0
Objectifs
|
- Une expérience d'un bus numérique est indispensable
- Une expérience d'un processeur 32 bits est recommandée
- Cours théorique
- Support PDF (en anglais), imprimé en présentiel ; à distance via Teams.
- Assistance du formateur tout au long de la formation.
- Chaque session débute par un point avec les stagiaires.
- Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.
- Les prérequis sont vérifiés avant l'entrée en formation, sur la base des prérequis publiés sur cette fiche.
- Pendant la formation, les acquis sont évalués en continu : quiz de fin de séquence et observation directe du formateur.
- À l'issue de la formation, chaque participant reçoit une attestation de fin de formation.
Plan du cours
- Historique des spécifications PCI
- Caractéristiques du bus PCI
- Types de périphériques PCI
- Introduction technologique
- Architecture des PC récents
- Mise en tampon des informations
- Gestion des tampons
- Plages mémoire prefetchable et non-prefetchable
- Règles de synchronisation
- Modèle producteur / consommateur
- Traitements optionnels
- Limites du bus PCI
- Principes de base des transferts
- Brochage, classes de signaux
- Arbitrage
- Protocole de transfert de données
- Décodage d'adresse dans les espaces IO, MEM et CFG
- Transfert de données sur 64 bits
- Adressage sur 64 bits
- Terminaisons initiées par le maître
- Terminaisons initiées par la cible
- Fast back-to-back
- Contrôle de parité
- Gestion des ressources partagées
- Analyse du bus, intérêt d'un analyseur / exerciseur de bus
- Interruptions PCI
- Transaction d'acquittement d'interruption
- Partage des interruptions
- Message Signaled Interrupts
- MSI-X
- Reset, états de fonctionnement
- Principes de base du cache
- Principes de base du snooping
- Cachabilité de la RAM accédée par le CPU hôte via PCI
- Maîtres PCI accédant à la mémoire de l'hôte
- Processeur agent PCI accédant à la mémoire de l'hôte
- Switched wave switching et incident wave switching
- Spécification statique
- Spécification dynamique : 33 MHz et 66 MHz
- Horloges
- Découplage
- Recommandations de routage et de placement
- Listes de contrôle de conformité
- Cartographies de l'espace de configuration
- Description des registres
- Construction des cartographies PCI MEM et PCI IO
- Expansion ROM
- Liste des capabilities
- Transactions de configuration, routage de l'IDSEL
- Transaction CFG locale et distante
- Génération des transactions de configuration
- Numérotation des bus
- Décodage d'adresse, règles de réacheminement des transactions
- Cycles de configuration distants
- Gestion des erreurs
- Machine d'états d'alimentation du bus
- Machine d'états d'alimentation d'une fonction PCI
- Interface de programmation
- Fond de panier passif PICMG PC
- Cartes mezzanines CMC/PMC, gestion des broches BUSMODE
- Introduction à CompactPCI
- Introduction à PC104+
- Introduction à PC.MIP
Plus d'information
Pour vous enregistrer ou pour toute information supplémentaire, contactez nous par email à l'adresse info@ac6-formation.com.
Les inscriptions aux sessions de formation sont acceptées jusqu'à une semaine avant le début de la formation. Pour une inscription plus tardive nous consulter
Vous pouvez aussi remplir et nous envoyer le bulletin d'inscription
Ce cours peut être dispensé dans notre centre de formation près de Paris ou dans vos locaux, en France ou dans le monde entier.
Les sessions inter-entreprises programmées sont ouvertes dès deux inscrits. Sous condition d'un dossier complet, les inscriptions sont acceptées jusqu'à une semaine avant le début de la formation.
Dernière mise à jour du plan de cours : 2 juillet 2026
L'inscription à nos formations est soumise à nos Conditions Générales de Vente
Sur le même sujet :
Yocto ou Buildroot : comment choisir pour votre projet Linux embarqué