Formation STM32G0: This course descirbe the STM32G0 architecture and practical examples

ac6-formation, un département d'Ac6 SAS
 
Site affiché en Français
Site affiché en FrançaisVoir le site en English (USA)
go-up

leftthintrapezium-20-0bb472 ac6 > ac6-formation > Processors > STM32 > STM32G0 Renseignements Télécharger la page Call us Ecrivez nous
STR14STM32G0
This course descirbe the STM32G0 architecture and practical examples
Objectives
  • Understand the STM32G0 family, Cortex-M0+ basics, and the device memory map.
  • Bring up a board cleanly (CubeMX/CubeIDE), configure clocks/reset, and verify timing.
  • Use GPIO/EXTI, timers (PWM, capture, encoder), and watchdogs confidently.
  • Stream data efficiently with DMA/DMAMUX and timer-triggered transfers.
  • Acquire and process analog data with ADC (oversampling, watchdog) and COMP.
  • Implement robust comms on USART/LPUART, I²C, and SPI (IRQ/DMA patterns).
  • Design and measure low-power behavior (Sleep/Stop/Standby with RTC/LPTIM).
  • (When supported) Bring up UCPD (USB-C/PD), USB FS device, and CAN-FD on G0B1/C1.
  • Apply CRC checks and reset-cause diagnostics for production robustness.
  • Cours théorique
    • Support de cours au format PDF (en anglais) et une version imprimée lors des sessions en présentiel
    • Cours dispensé via le système de visioconférence Teams (si à distance)
    • Le formateur répond aux questions des stagiaires en direct pendant la formation et fournit une assistance technique et pédagogique
  • Activités pratiques
    • Les activités pratiques représentent de 40% à 50% de la durée du cours
    • Elles permettent de valider ou compléter les connaissances acquises pendant le cours théorique.
    • Exemples de code, exercices et solutions
    • Pour les formations à distance:
      • Un PC Linux en ligne par stagiaire pour les activités pratiques, avec tous les logiciels nécessaires préinstallés.
      • Le formateur a accès aux PC en ligne des stagiaires pour l'assistance technique et pédagogique
      • Certains travaux pratiques peuvent être réalisés entre les sessions et sont vérifiés par le formateur lors de la session suivante.
    • Pour les formations en présentiel::
      • Un PC (Linux ou Windows) pour les activités pratiques avec, si approprié, une carte cible embarquée.
      • Un PC par binôme de stagiaires s'il y a plus de 6 stagiaires.
    • Pour les formations sur site:
      • Un manuel d'installation est fourni pour permettre de préinstaller les logiciels nécessaires.
      • Le formateur vient avec les cartes cible nécessaires (et les remporte à la fin de la formation).
  • Une machine virtuelle préconfigurée téléchargeable pour refaire les activités pratiques après le cours
  • Au début de chaque session (demi-journée en présentiel) une période est réservée à une interaction avec les stagiaires pour s'assurer que le cours répond à leurs attentes et l'adapter si nécessaire
  • Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.
  • Les prérequis indiqués ci-dessus sont évalués avant la formation par l'encadrement technique du stagiaire dans son entreprise, ou par le stagiaire lui-même dans le cas exceptionnel d'un stagiaire individuel.
  • Les progrès des stagiaires sont évalués de deux façons différentes, suivant le cours:
    • Pour les cours se prêtant à des exercices pratiques, les résultats des exercices sont vérifiés par le formateur, qui aide si nécessaire les stagiaires à les réaliser en apportant des précisions supplémentaires.
    • Des quizz sont proposés en fin des sections ne comportant pas d'exercices pratiques pour vérifier que les stagiaires ont assimilé les points présentés
  • En fin de formation, chaque stagiaire reçoit une attestation et un certificat attestant qu'il a suivi le cours avec succès.
    • En cas de problème dû à un manque de prérequis de la part du stagiaire, constaté lors de la formation, une formation différente ou complémentaire lui est proposée, en général pour conforter ses prérequis, en accord avec son responsable en entreprise le cas échéant.

Plan du cours

  • Programmer’s mode
  • Exception model
  • Faults on ARMv6-M
  • Instruction set at a glance
  • Debug
Exercise :  Preemption
Exercise :  Exception Management
  • Family lines: G0x0 / G0x1 / G0B1 / G0C1; package options and pin-mux/AF principles.
  • Bus/memory map: Flash, SRAM, peripheral regions, PPB; where to put const/config.
  • Device identifiers: UID, Flash size registers; why we log them in production.
  • Boot straps & Option Bytes overview
  • Basic electrical notes
  • HAL vs LL usage strategy (size/latency vs convenience).
  • Startup & vector table overview; where to place user init.
  • Linker script essentials: sections, memory regions, placing a const config block.
  • Assert & Error paths: routing assert_failed() / Error_Handler() to UART safely.
  • Minimal logging: lightweight printf vs ITM vs ring-buffer UART.
Exercise :  Clean template
Exercise :  Config section
Exercise :  Error/Assert path
  • Output modes
  • EXTI mapping
  • Input protection & safe states on power-up
  • SYSCFG basics that affect I/O/interrupt routing.
Exercise :  GPIO / EXTI configuration
  • Clock sources
  • PLL path
  • SYSCLK mux & prescalers
  • Peripheral kernel clocks (CCIPR)
  • MCO output for measurement; CSS and clock interrupts (CIER/CIFR/CICR).
Exercise :  Output MCO; verify frequencies with a logic analyzer/DMM.
  • Timer blocks
    • Advanced (complementary/BDTR)
    • General-purpose
    • basic
  • PWM modes
  • Trigger/clock routing between timers (ETR/ITRx) and DMA requests
  • LPTIM for ultra-low-power periodic wake
  • RTC
  • IWDG (independent) and WWDG (windowed)
Exercise :  Timer example
  • DMA basics
    • Directions
    • Circular/normal
    • Events
  • DMAMUX request mapping; request generators/sync (if present on device).
  • Throughput vs latency tuning
  • Error handling
  • Typical pipelines
Exercise :  DMA modes and request mapping
  • ADC basics
    • Resolution
    • Sampling times
    • Sequences
    • Modes
  • Oversampling to increase ENOB
  • External triggers from timers; DMA coupling and latency notes.
  • Analog watchdog(s) for threshold events
  • VREFINT / TEMP sensor; (variant) VBAT; COMP outputs to timers/EXTI; (variant) DAC
Exercise :  ADC and DMA
  • Modes
  • Oversampling 16/8; impact on baud accuracy for HSI vs HSE clocking.
  • Blocking vs IRQ vs DMA; RX ring buffer with idle-line detection.
  • Stop-mode wake-up via RX; when to switch kernel clock via CCIPR.
  • Framing/overrun errors; robust recovery without lockups.
Exercise :  UART DMA practical example
  • Master/slave basics; polarity/phase (CPOL/CPHA) and timing windows.
  • Data size options; NSS hardware vs software; multi-slave selection patterns.
  • Full-duplex vs simplex; DMA transfers and double-buffering.
  • Throughput vs CPU load; using a timer/EXTI to pace transactions.
  • Debugging MOSI/MISO with a logic analyzer; common mis-wires.
  • Sm/Fm/Fm+ modes up to 1 Mbit/s; clock config & rise-time considerations.
  • Addressing (7/10-bit); repeated start; memory-like transactions.
  • Glitch filtering (analog/digital) and its trade-offs.
  • Timeouts & bus-clear to recover from stuck SCL/SDA; clock stretching.
  • Using Stop-mode with I²C wake; when it’s safe.
  • Hardware CRC unit: polynomial, reflect options (device-specific).
  • Typical uses: image CRC at boot, packet integrity in comms stacks.
  • Placement of CRC fields in Flash; speed vs code-size.
  • Integrating CRC with DMA for long buffers.
  • Relationship with RDP/PCROP: integrity vs confidentiality.
Exercise :  Compute CRC over the application region at startup
  • CAN-FD vs classic CAN; nominal/data phases and bit-rate switching.
  • Message RAM layout; dedicated RAM sizing and filters.
  • Acceptance filters: mask/list ranges, priority implications.
  • Loopback/silent modes for bring-up; error counters.
  • Transceiver & termination requirements; EMC notes.
  • Sleep vs Stop vs Standby: retention, wake sources, startup latencies.
  • GPIO states to minimize leakage; analog/pull configuration when asleep.
  • Peripheral clock gating and CCIPR choices that aid low-power.
  • Measuring current correctly (DMM shunt vs power analyzer); sampling pitfalls.
  • Policy: when to enter/exit low-power; watchdog coordination.
Exercise :  Implement Sleep → Stop → Standby demos; log wake sources.
Exercise :  Measure/record current for each mode
Exercise :  Wake latency (µs/ms)
  • LSE vs LSI trade-offs; drift & startup times; calibration basics.
  • RTC calendar vs counter; wakeup timer, alarm, timestamp features.
  • Using LPTIM for tickless periodic wake while main clocks are off.
  • Backup registers and VBAT domain; retaining small settings across resets.
  • Choosing the right kernel clock and prescalers for accuracy.
Exercise :  Use LPTIM (or RTC wakeup) to wake from Stop
  • CC pins and role detection (Sink/Source/DRP); dead-battery behavior.
  • PDO negotiation basics; start with a safe 5 V sink.
  • Kernel clock selection for UCPD; integration notes with external protection (TCPPx).
  • Cable attach/detach events; debouncing and user feedback.
  • Logging PDOs and contract changes for diagnostics.
  • HSI48 + CRS crystal-less USB concept (if available); VBUS sensing.
  • Endpoint/FIFO sizing; CDC vs DFU basics; LPM/remote-wakeup (device-dep.).
  • Clock constraints for USB and impact on the rest of the system.
  • Low-power integration while attached to USB (suspend/resume).
  • Firmware update path: DFU via standard tools.
  • Flash program/erase sequences
  • Simple EEPROM emulation strategy with wear-leveling + CRC.
  • Option Bytes workflow: BOR levels, boot pins, RDP levels, PCROP regions.
  • Safe OB changes
  • Bootloader choices (ROM vs MCUboot/SBSFU concepts)
  • Clocking checklist
  • I/O safety at boot and sleep
  • Watchdog policy + reset-cause logging; start-up self-test list
  • UID/serial scheme; manufacturing data layout; versioning & image CRC
  • Minimal field diagnostics: UART shell/CLI and error counters
Durée
3 jours
Renseignements

Ce cours peut être organisé sur demande. Cliquez sur le bouton 'Renseignements' pour nous contacter.

Plus d'information

Pour vous enregistrer ou pour toute information supplémentaire, contactez nous par email à l'adresse info@ac6-formation.com.

Les inscriptions aux sessions de formation sont acceptées jusqu'à une semaine avant le début de la formation. Pour une inscription plus tardive nous consulter

Vous pouvez aussi remplir et nous envoyer le bulletin d'inscription

Ce cours peut être dispensé dans notre centre de formation près de Paris ou dans vos locaux, en France ou dans le monde entier.

Les sessions inter-entreprises programmées sont ouvertes dès deux inscrits. Sous condition d'un dossier complet, les inscriptions sont acceptées jusqu'à une semaine avant le début de la formation.

Dernière mise à jour du plan de cours : 3 octobre 2024

L'inscription à nos formations est soumise à nos Conditions Générales de Vente