



NP1 - Mise en œuvre des microcontrôleurs LPC21XX/LPC22XX

Ce cours couvre la famille de MCU NXP basée sur cœur ARM

Objectifs

- Le cours détaille la mise en œuvre matérielle des microcontrôleurs LPC2294.
- La séquence de boot et les horloges sont expliquées.
- La formation aide à se familiariser avec l'environnement de développement choisi par le client.
- Les travaux pratiques sur les périphériques intégrés s'appuient sur les fonctions d'entrées/sorties fournies par NXP.
- Le cours met l'accent sur la programmation bas niveau du cœur ARM7TDMI.
- Le cours fournit des exemples de drivers logiciels pour les périphériques internes.
- Notez qu'ACSYS ne vend ni sondes d'émulation ni IDE. Ce cours n'a donc pas été conçu pour convaincre les participants d'acheter un IDE particulier. L'unique objectif consiste à apporter aux participants des connaissances suffisantes pour qu'ils puissent concevoir avec succès un système basé sur LPC21XX/LPC22XX.
- Ce cours a été dispensé à plusieurs reprises à des entreprises développant des systèmes embarqués, comme des compteurs de tension.

Prérequis et cours associés

- Ce cours propose une présentation générale du cœur ARM7TDMI. Notre cours de référence cours [R1 - ARM7/9 implementation](#) détaille le fonctionnement de ce cœur.
- Le cours suivant peut également vous intéresser :
 - Bus CAN, référence cours [IA1 - Bus CAN](#)

Environnement du cours

- Cours théorique
 - Support PDF (en anglais), imprimé en présentiel ; à distance via Teams.
 - Assistance du formateur tout au long de la formation.
- Chaque session débute par un point avec les stagiaires.

Audience visée

- Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.

Plan du cours

Introduction aux LPC2210 et LPC2294

Présentation

- Architecture basée sur un cœur ARM
- Bus local ARM7
- Bus internes AMBA AHB/APB
- Les trois blocs principaux : plateforme, cœur et périphériques d'entrées/sorties
- Ponts APB
- Cartographie mémoire, flash interne (2294) et SRAM

Le cœur du processeur

Architecture du cœur ARM7TDMI

- Présentation du cœur, architecture et modèle de programmation
- Modes de fonctionnement : user, system, super, IRQ, FIQ, undef et abort
- Pipeline, calcul du CPI
- Effets des branchements et des exceptions sur les performances
- Chemin de données de l'ALU

Mise en œuvre logicielle, spécification V4T

- Paramétrage du linker pour définir les sections
- Instructions de branchement, mise en œuvre des appels et retours de fonctions C, veneers de branchement long
- Jeux d'instructions ARM et Thumb, interworking
- Jeu d'instructions ARM
- Barrel shifter intégré
- Accès aux emplacements mappés en mémoire, modes d'adressage
- Instructions arithmétiques et logiques
- Jeu d'instructions Thumb, mise en évidence des restrictions par rapport au jeu d'instructions ARM
- Conseils et astuces de compilation, optimisations supportées par RVCT
- Gestion de la pile
- Intérêt de la capacité de positionnement des conditions en état ARM
- Interface C vers assembleur, spécification ATPCS

Mécanisme d'exception

- Reset
- FIQ et IRQ
- Instructions de retour d'exception
- Estimation de la latence, impact des instructions load et store multiples
- Organisation de la table des handlers, décodeur de priorités, préemption et imbrication
- Routines d'entrée et de sortie d'ISR
- Développement d'un gestionnaire d'exception générique

Moyens de débogage intégrés

- Interface JTAG
- Moyens de débogage, point d'arrêt matériel
- Exécution du code depuis la RAM pour tirer parti des points d'arrêt logiciels

Plateforme

Le vectored interrupt controller

- Affectation d'une priorité à chaque source d'interruption
- Aiguillage des interruptions externes et locales vers la FIQ ou l'IRQ du cœur
- Développement d'un gestionnaire d'interruption générique réalisant l'imbrication selon les priorités des périphériques définies par l'utilisateur
- Timers intégrés
- Utilisation des timers pour comprendre le fonctionnement du VIC

Contrôle système

- Pin connect block
- Horloges

- Reset et wake-up timer
- Modes basse consommation
- Watchdog timer
- Real-Time clock

Mémoire flash intégrée (2294)

- Organisation
- Séquence d'effacement
- Séquence de programmation
- Programmation in system via le port série
- Bootloader intégré

Contrôleur de mémoire externe

- Décodage d'adresses
- Registres de chip-select
- Paramétrage des registres de bancs mémoire pour supporter une flash burst externe

Entrées/sorties intégrées

Interfaces série

- Bases de l'I2C
- Contrôleur I2C
- Contrôleur UART
- Interfaces SPI et SSP
- Bases du protocole CAN
- Contrôleur CAN (2294)