



This course covers Serial-FPDP (VITA 17)

Objectives

- The course details the hardware implementation of S-FPDP and clarifies the operation of 8b10b encoder/decoder.
- Transfer sequences captured with the Absolut-Analysis equipment are studied to explain the frame formats and the flow control mechanism.
- The course describes the parameterizing of the Xilinx S-FPDP IP based on Multi Gigabit transceiver integrated in Virtex FPGAs.

A more detailed course description is available on request at formation@ac6-formation.com

Prerequisites

- Basic knowledge on serial buses.

Environnement du cours

- Cours théorique
 - Support de cours au format PDF (en anglais) et une version imprimée lors des sessions en présentiel
 - Cours dispensé via le système de visioconférence Teams (si à distance)
 - Le formateur répond aux questions des stagiaires en direct pendant la formation et fournit une assistance technique et pédagogique
- Au début de chaque demi-journée une période est réservée à une interaction avec les stagiaires pour s'assurer que le cours répond à leurs attentes et l'adapter si nécessaire

Audience visée

- Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.

Modalités d'évaluation

- Les prérequis indiqués ci-dessus sont évalués avant la formation par l'encadrement technique du stagiaire dans son entreprise, ou par le stagiaire lui-même dans le cas exceptionnel d'un stagiaire individuel.
- Les progrès des stagiaires sont évalués par des quizz proposés en fin des sections pour vérifier que les stagiaires ont assimilé les points présentés
- En fin de formation, une attestation et un certificat attestant que le stagiaire a suivi le cours avec succès.
 - En cas de problème dû à un manque de prérequis de la part du stagiaire, constaté lors de la formation, une formation différente ou complémentaire lui est proposée, en général pour conforter ses prérequis, en accord avec son responsable en entreprise le cas échéant.

Plan

INTRODUCTION

- Benefits of S-FPDP with regard to other high-speed interconnects
- Layered protocol

- Allowed bit-rates and distances
- Copper vs optic fiber media
- Point-to-point protocol
- Relationship with FibreChannel
- Introduction to FibreChannel low layers

CONVERTING PARALLEL-FPDP SIGNALING INTO S-FPDP SIGNALING

- Overview of P-FPDP
- Strobe signals
- Frame delimitation
- Flow control
- Data frame types

S-FPDP SYSTEM SPECIFICATIONS

- Basic systems, no feedback channel
- Flow control, related ordered sets, FIFO management
- Taking into account the cable length
- Bi-directional data flow
- Copy mode, multicast emulation, options for re-transmitting the clock
- Copy / loop mode, benefit of a feedback channel to enable flow control
- Error recovery
- Exercice : studying traces captured by the Absolut-Analysis equipment to understand the flow control mechanism

LINK SPECIFICATIONS

- Typical S-FPDP process
- Understanding 8b10b coding scheme
- Runtime DC balance through disparity calculation
- Requirements for clocks
- Avoiding underrun and overrun, using an elastic buffer
- List of ordered sets
- Electrical characteristics
- Fiber frame types
- Exercice : studying traces captured by the Absolut-Analysis equipment

XILINX S-FPDP IP

- MGT block diagram
- Parameterizing the MGT to support S-FPDP
- CoreGen
- Focus on the analog part of the transceiver

Renseignements pratiques

Renseignements : 2 jours