ac6-formation, un département d'Ac6 SAS
 
Site affiché en Français
Site affiché en FrançaisVoir le site en English (USA)Voir le site en English (GB)
+ +
- -
Cours en ligne
 
Calendrier  Détails
Systèmes d'Exploitation
 
Calendrier  Détails
Programmation
Calendrier  Détails
Processors
 
Calendrier  Détails
Communications
 
 
 
Calendrier  Détails
+ +
> >
- -

ac6 >> ac6-formation >> Communications >> Connectivity >> DigRF and RFFE Télécharger la page Ecrivez nous

II1 DigRF and RFFE

This course covers DigRF and RFFE MIPI buses

formateur
Objectives
  • The course starts with an overview of MIPI specification.
  • Chapters are studied with a bottom-top approach, starting with M-PHY and ending with RFFE.
  • DigRF protocol, particularly frame acknowledgment, is detailed.
  • The course describes the DigRF startup sequence.
  • Connection to the antenna via RFFE is explained, focusing on both physical layer and protocol.
  • Test modes are also covered.
  • Companies interested in attending this course must adhere to MIPI organization.
  • This course has been designed for engineers in charge of SoC architecture, functional verification or silicon validation.

A more detailed course description is available on request at training@ac6-training.com
  • Basic knowledge on digital electronics.
  • Cours théorique
    • Support de cours au format PDF (en anglais) et une version imprimée lors des sessions en présentiel
    • Cours dispensé via le système de visioconférence Teams (si à distance)
    • Le formateur répond aux questions des stagiaires en direct pendant la formation et fournit une assistance technique et pédagogique
  • Au début de chaque demi-journée une période est réservée à une interaction avec les stagiaires pour s'assurer que le cours répond à leurs attentes et l'adapter si nécessaire
  • Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.
  • Les prérequis indiqués ci-dessus sont évalués avant la formation par l'encadrement technique du stagiaire dans son entreprise, ou par le stagiaire lui-même dans le cas exceptionnel d'un stagiaire individuel.
  • Les progrès des stagiaires sont évalués par des quizz proposés en fin des sections pour vérifier que les stagiaires ont assimilé les points présentés
  • En fin de formation, une attestation et un certificat attestant que le stagiaire a suivi le cours avec succès.
    • En cas de problème dû à un manque de prérequis de la part du stagiaire, constaté lors de la formation, une formation différente ou complémentaire lui est proposée, en général pour conforter ses prérequis, en accord avec son responsable en entreprise le cas échéant.

Plan du cours

  • Termination scheme
  • Signaling schemes
  • M-PHY type II modules
  • Embedding clock into the bitstream, 8b10b coding
  • DC-balancing, running disparity
  • PHY state definition
  • HS-MODE BURST Operation
  • SYS-BURST operation
  • Configuration attributes
  • Test modes
  • Electrical characteristics, eye-diagrams
  • Jitter influence on LINE characterization
  • Recommended test functionality
  • Overview
  • Physical layer based on M-PHY Type-II
  • 8b/10b control character mapping
  • Interface states
  • Protocol
  • Programming model
  • Services to transfer descriptor and configuration data between devices on a MIPI Interconnect
  • Underlying interconnect requirements
  • DDB-PDU format
  • DDB protocol support for Level 1 and Level 2 services
  • Two-wire, serial interface
  • Point-to-multipoint connectivity
  • Time-accurate triggering mechanisms
  • MIMO configuration
  • Operating states
  • Physical layer
  • Protocol layer
  • Command sequences
  • Broadcast messages
  • Device enumeration, device identification