ac6-formation, un département d'Ac6 SAS
 
Site affiché en Français
Site affiché en FrançaisVoir le site en English (USA)Voir le site en English (GB)
+ +
- -
Cours en ligne
 
Calendrier  Détails
Systèmes d'Exploitation
 
Calendrier  Détails
Programmation
Calendrier  Détails
Processors
 
Calendrier  Détails
Communications
 
 
 
Calendrier  Détails
+ +
> >
- -

ac6 >> ac6-formation >> Communications >> Connectivity >> HyperTransport 3.0 Télécharger la page Ecrivez nous

IC6 HyperTransport 3.0

This course covers the HyperTransport 3.0 high-speed interconnect

formateur
Objectives
  • Point-to-point interconnect benefits compared to shared busses are highlighted
  • The hardware implementation is described
  • The course focuses on the packet ordering rules
  • The course describes the discovery sequence required to initialize the HyperTransport chain
A more detailed course description is available on request at formation@ac6-formation.com
  • Experience of a high speed digital bus.
  • Cours théorique
    • Support de cours au format PDF (en anglais) et une version imprimée lors des sessions en présentiel
    • Cours dispensé via le système de visioconférence Teams (si à distance)
    • Le formateur répond aux questions des stagiaires en direct pendant la formation et fournit une assistance technique et pédagogique
  • Au début de chaque demi-journée une période est réservée à une interaction avec les stagiaires pour s'assurer que le cours répond à leurs attentes et l'adapter si nécessaire
  • Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.
  • Les prérequis indiqués ci-dessus sont évalués avant la formation par l'encadrement technique du stagiaire dans son entreprise, ou par le stagiaire lui-même dans le cas exceptionnel d'un stagiaire individuel.
  • Les progrès des stagiaires sont évalués par des quizz proposés en fin des sections pour vérifier que les stagiaires ont assimilé les points présentés
  • En fin de formation, une attestation et un certificat attestant que le stagiaire a suivi le cours avec succès.
    • En cas de problème dû à un manque de prérequis de la part du stagiaire, constaté lors de la formation, une formation différente ou complémentaire lui est proposée, en général pour conforter ses prérequis, en accord avec son responsable en entreprise le cas échéant.

Plan du cours

  • Topology of a HyperTransport based board : cavern devices, tunnel devices and bridges
  • Point-to-point interconnect approach
  • Benefits of HyperTransport in comparison with PCI
  • Key features of HyperTransport protocol
  • LVDS differential pairs
  • Double Data Rate clocking
  • Signal groups
  • Impedance requirements
  • Link transfer timing characteristics
  • Detailed transfer timing budget
  • FIFO sizing
  • PWROK and RESET# shared signals
  • IO chain initialization, finding the firmware ROM
  • Scalable performance
  • Determination of the link width
  • Link frequency initialization
  • Control packets : Request, Response and Information
  • Objective of the Flush and Fence packets
  • Data packets
  • Objectives of ordering rules
  • IO streams, host ordering requirements, downstream IO ordering
  • Virtual channels
  • Use of NOP packets
  • Insertion of information packets within data packets
  • Initialization and use of the counters
  • Routing packets
  • Addressing, memory mapping
  • Transfer of a Read Request packet and associated Read Response packet
  • Transfer of a Posted Write packet
  • Transfer of a broadcast packet
  • Transfer of Flush and Fence packets
  • Boolean semaphore management
  • Configuration type cycles, what is new compared to PCI
  • The HyperTransport structure present in the capability list
  • Use of these registers by the configuration software
  • System management, command mapping, special cycles
  • Interrupt management
  • Sharing double-hosted chain vs Non-Sharing double-hosted chains
  • Breaking the chain through software in the Non-sharing case
  • Reporting power management events to the host bridge
  • Signalling wakeup
  • Determination of upstream and downstream directions
  • CRC calculated over 512 bit-times on link, CRC window
  • Error conditions
  • Error reporting
  • Sync flooding
  • Requirements for devices when they support isochronous packets
  • Isochronous flow control
  • Integration of a DDR-SDRAM controller
  • Building a SMP platform through HyperTransport links
  • HyperTransport PCI-X tunnel
  • HyperTransport IO hub cave
  • Value provided by adding a connector into the design
  • Check lists for electrical and protocol compliance
  • PCB design considerations
  • Benefits of analysis probe through the FuturePlus solution