Knowledge of an interconnect, such as IBM CoreConnect or ARM AHB is recommended.
Cours théorique
Support de cours au format PDF (en anglais) et une version imprimée lors des sessions en présentiel
Cours dispensé via le système de visioconférence Teams (si à distance)
Le formateur répond aux questions des stagiaires en direct pendant la formation et fournit une assistance technique et pédagogique
Au début de chaque demi-journée une période est réservée à une interaction avec les stagiaires pour s'assurer que le cours répond à leurs attentes et l'adapter si nécessaire
Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.
Les prérequis indiqués ci-dessus sont évalués avant la formation par l'encadrement technique du stagiaire dans son entreprise, ou par le stagiaire lui-même dans le cas exceptionnel d'un stagiaire individuel.
Les progrès des stagiaires sont évalués par des quizz proposés en fin des sections pour vérifier que les stagiaires ont assimilé les points présentés
En fin de formation, une attestation et un certificat attestant que le stagiaire a suivi le cours avec succès.
En cas de problème dû à un manque de prérequis de la part du stagiaire, constaté lors de la formation, une formation différente ou complémentaire lui est proposée, en général pour conforter ses prérequis, en accord avec son responsable en entreprise le cas échéant.
Plan du cours
ARM AMBA versions
Basic read and write transactions, pipelining, data reordering
Global signals, clocking, low power handshake interface
Detailing address channel signals
Detailing data channel signals
Detailing response signals
Ordering model
Managing exclusive resources
QoS signalling, defining a per-transaction priority
Multiple region signalling
Simpler control register-style interface
Bursts of 1 data beat
Conversion, protection and detection
Objectives of this new protocol
Byte stream example
Merging and packing
Downsizing / upsizing
Packet transfer
TrustZone support
Programmable features, QoS
Arbitration algorithms
Programmer’s model
Cache organization
Explaining the need for coherency
Translation Lookaside Buffer
Implementing an I/O MMU
Signals added to the traditional 5 channels
Explaining what is a shareability domain
Using barriers, related ARM instructions
The three additional channels
ACE new transactions: explaining through sequences their utilization