MCF532X implementation Formation | Ac6 Formation

ac6-formation, un département d'Ac6 SAS
FR
✓FrançaisEnglish
 
go-up

ac6 › ac6-formation › Processors › NXP › MCF532X implementation
Renseignements
FF3MCF532X implementation
This course covers MCF532X ColdFire MCUs, for instance the MCF5329
Objectives
  • The course details the low level programming of the V3 core.
  • An example of SDRAM controller initialization is provided.
  • Interfacing with external devices is explained.
  • The interrupt controller is viewed in detail.
  • DMA transfers terminated by interrupt is studied.
  • A programming example has been developped for each internal peripheral (USB, CAN, serial, I2C, timer).
  • The course details the various operating modes supported by the Fast Ethernet Controller, particularly the frame filtering logic.

  • This course has been delivered several times to companies developing industrial and medical equipments.
A lot of programming examples have been developed by ACSYS to explain the boot sequence and the operation of complex peripherals, such as Fast Ethernet.
•  They have been developed with CodeWarrior compiler and are executed under CodeWarrior debugger.
A more detailed course description is available on request at formation@ac6-formation.com
  • Experience of a 32 bit processor or DSP is mandatory.
  • Cours théorique
    • Support de cours au format PDF (en anglais) et une version imprimée lors des sessions en présentiel
    • Cours dispensé via le système de visioconférence Teams (si à distance)
    • Le formateur répond aux questions des stagiaires en direct pendant la formation et fournit une assistance technique et pédagogique
  • Au début de chaque demi-journée une période est réservée à une interaction avec les stagiaires pour s'assurer que le cours répond à leurs attentes et l'adapter si nécessaire
  • Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.
  • Les prérequis indiqués ci-dessus sont évalués avant la formation par l'encadrement technique du stagiaire dans son entreprise, ou par le stagiaire lui-même dans le cas exceptionnel d'un stagiaire individuel.
  • Les progrès des stagiaires sont évalués par des quizz proposés en fin des sections pour vérifier que les stagiaires ont assimilé les points présentés
  • En fin de formation, une attestation et un certificat attestant que le stagiaire a suivi le cours avec succès.
    • En cas de problème dû à un manque de prérequis de la part du stagiaire, constaté lors de la formation, une formation différente ou complémentaire lui est proposée, en général pour conforter ses prérequis, en accord avec son responsable en entreprise le cas échéant.

Plan du cours

  • Differences between ColdFires and 68K processors
  • 5329 block diagram, differences between 5327, 5328 and 5329
  • Internal data paths
  • Crossbar switch module
  • Memory mapped I/O organization
  • V3 core pipeline
  • Addressing modes
  • Branch instructions
  • Data transfer instructions
  • Mac instructions
  • Control instructions
  • Stack management, subroutine call and return
  • C to assembly interface, organization of the stack frame
  • Exception management : vector table, priority, masking
  • Internal SRAM
  • Cache basics
  • Cache operation, software control
  • V3 core pipeline
  • Addressing modes
  • Branch instructions
  • Data transfer instructions
  • Mac instructions
  • Control instructions
  • Stack management, subroutine call and return
  • C to assembly interface, organization of the stack frame
  • Exception management : vector table, priority, masking
  • Internal SRAM
  • Cache basics
  • Cache operation, software control
  • Debug facilities
  • Clocking, power management
  • Chip configuration module
  • Reset control module
  • System control module
  • Real Time Clock
  • Flexbus
  • Data transfer sequence
  • Burst cycles
  • Bus error management
  • General Purpose Input / Output module
  • DRAM / SDRAM basics
  • The 532X SDRAM controller
  • Vectorized vs auto-vectorized mode
  • Interrupt processing sequence
  • Prioritization between interrupt controllers
  • Low power wake-up operation
  • The software watchdog
  • Edge port module
  • PWM module
  • Programmable interrupt timer modules
  • DMA timers
  • EDMA microarchitecture
  • Initialization
  • Channel linking
  • Transfer error management
  • LCD screen format
  • Graphic window on screen
  • Display data mapping
  • Black-and-White operation
  • Color generation
  • Frame Rate modulation control
  • The UART Module
  • The SSI,
  • The QSPI,
  • The I2C controller
  • The FlexCAN controller
  • The Fast Ethernet Controller, Ethernet basics, addressing, frame format, clock recovery, MII hardware interface, auto-negociation, buffer management, buffer chaining, address filtering, use of hash tables, full duplex operation, flow control, receive and transmit sequences, error management
  • The USB Host module, USB basics, EHCI specification, functional description
  • The USB On-The-Go module, ULPI interface, connection of an external PHY, device data structures, device operational model, deviations from the EHCI specification
  • Message Digest Hardware Accelerator
  • Random Number Generation
  • Symmetric key hardware accelerator, introduction to data encryption standards
  • Data flow, management of input and output FIFOs
  • Algorithms : AES, DES, 3DES
  • Cipher modes : ECB, CBC, CTR
Durée
4 jours
Renseignements

Ce cours peut être organisé sur demande. Cliquez sur le bouton 'Renseignements' pour nous contacter.

Plus d'information

Pour vous enregistrer ou pour toute information supplémentaire, contactez nous par email à l'adresse info@ac6-formation.com.

Les inscriptions aux sessions de formation sont acceptées jusqu'à une semaine avant le début de la formation. Pour une inscription plus tardive nous consulter

Vous pouvez aussi remplir et nous envoyer le bulletin d'inscription

Ce cours peut être dispensé dans notre centre de formation près de Paris ou dans vos locaux, en France ou dans le monde entier.

Les sessions inter-entreprises programmées sont ouvertes dès deux inscrits. Sous condition d'un dossier complet, les inscriptions sont acceptées jusqu'à une semaine avant le début de la formation.

Dernière mise à jour du plan de cours : 20 mai 2026

L'inscription à nos formations est soumise à nos Conditions Générales de Vente

Cours associés