



This course covers VME bus, including 2eSST

Objectives

- This course is based on the ANSI-VITA 1 1994 specification and ANSI-VITA 1.1 extensions.
- The new 2eSST protocol is also described.
- The training highlights synchronization methods like mailbox generally used in VME based calculators.
- The daisy-chain acknowledge mechanism is viewed in detail.
- Shared resource management is also emphasized.
- The training shows how to configure a VME backplane.
- After having reminded the 68K interrupt management, the VME priority interrupt bus is described.
- VME timing diagrams are studied with the assistance of the VSYSYSTEMS analyser board.
- The course focuses on the configuration space specified in the VME64 and VME64x standards.
- This course has been delivered several times to companies developing defence and avionics equipments.

A more detailed course description is available on request at formation@ac6-formation.com

Prerequisites

- Experience of a parallel digital bus is recommended.

Environnement du cours

- Cours théorique
 - Support de cours au format PDF (en anglais) et une version imprimée lors des sessions en présentiel
 - Cours dispensé via le système de visioconférence Teams (si à distance)
 - Le formateur répond aux questions des stagiaires en direct pendant la formation et fournit une assistance technique et pédagogique
- Au début de chaque demi-journée une période est réservée à une interaction avec les stagiaires pour s'assurer que le cours répond à leurs attentes et l'adapter si nécessaire

Audience visée

- Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.

Modalités d'évaluation

- Les prérequis indiqués ci-dessus sont évalués avant la formation par l'encadrement technique du stagiaire dans son entreprise, ou par le stagiaire lui-même dans le cas exceptionnel d'un stagiaire individuel.
- Les progrès des stagiaires sont évalués par des quizz proposés en fin des sections pour vérifier que les stagiaires ont assimilé les points présentés
- En fin de formation, une attestation et un certificat attestant que le stagiaire a suivi le cours avec succès.
 - En cas de problème dû à un manque de prérequis de la part du stagiaire, constaté lors de la formation, une formation différente ou complémentaire lui est proposée, en général pour conforter ses prérequis, en accord avec son responsable en entreprise le cas échéant.

Plan

INTRODUCTION TO THE VME BUS

- VME based calculator architecture
- Connectors pinout
- The four bus parts

THE ARBITRATION BUS

- Explanation of the daisy-chain acknowledge mechanism
- RRS, PRI and ONE Arbiter options
- RWD, ROR, FAIR requester options
- Arbitration sequence analysis

THE DATA TRANSFER BUS

- Byte locations accessed during a data transfer
- Address pipelining
- Burst transfers
- Address Only transactions
- BTO timer utility
- Shared resource management

THE INTERRUPT BUS

- Interrupt generator structure
- Interrupt handler structure
- Status/ID read cycle
- ROAK and RORA interrupt generator options

THE UTILITY BUS

- SYSFAIL management
- Reset timing diagram
- Power control
- Auto system controller

ELECTRICAL SPECIFICATION

- The 5 signal types
- Bus driving and receiving requirements
- Noise margins
- Board powering, current ratings for power pins
- Line terminations
- The ETL transceiver logic required for 2eSST

THE CONFIGURATION SPACE

- Determination of the mapping of the A24 config space
- Detail of the CR and CSRs
- Auto slot ID mechanism

VME64x EXTENSIONS

- New P0/J0 connector
- P1/J1, P2/J2 connectors pinouts, rows z and d pin assignments
- Live insertion support

- EMC front panel and subracks
- ESD protection
- ETL technology
- 2eVME protocol

2eSST PROTOCOL

- 3U and 6U implementations
- Broadcast transfers
- Source synchronous transfers, data centered strobes
- Skew calculation

Renseignements pratiques

Renseignements : 4 jours